Candid Moe's user avatar
Candid Moe's user avatar
Candid Moe's user avatar
Candid Moe
  • Member for 2 years, 5 months
  • Last seen more than a month ago
  • Springfield
About

Programando desde 1975.

Hardware: Arduino, ESP8266, ESP32, FPGA.

Software: Python, Linux, Verilog.

Proyecto: Construir una CPU LC3 (Little Computer 3) en Verilog.

Estoy conectando el FPGA con una RAM externa. Como no hay suficientes pines para el bus de datos y líneas de control, uso un shift register para transformar el bus de serial a paralelo,donde estará la memoria RAM.

Todavía no me llegan los chips que necesito. Mientras tanto, tengo un Arduino conectado al bus, simulando ser la RAM, para fines de depuración.

No es realmente posible crear la RAM dentro de la FPGA: la sintesis puede tomar horas incluso para una pequeña RAM de 8KB, y este diseño demanda 128KB.

Badges
This user doesn’t have any gold badges yet.
This user doesn’t have any silver badges yet.
3
bronze badges
Top tags
0
Score
1
Posts
100
Posts %
0
Score
1
Posts
100
Posts %
0
Score
1
Posts
100
Posts %